最新文章
Xilinx可編程邏輯器件FPGA
信息來(lái)源 : 網(wǎng)絡(luò)
|
發(fā)布時(shí)間 : 2015-08-10 12:38
|
瀏覽次數(shù) : 534
Xilinx可編程邏輯器件FPGA的SelectIO支持多達(dá)⒛種信號(hào)接口標(biāo)準(zhǔn)，而每一種標(biāo)準(zhǔn)包括多種驅(qū)動(dòng)電流輸出。不同的驅(qū)動(dòng)電流和接口標(biāo)準(zhǔn)，其輸出阻抗(內(nèi)阻)不同，因此需選擇相應(yīng)的匹配電阻。對(duì)Xilinx器件，推薦采用串行端接技術(shù)。
當(dāng)選擇TTL/CMOS標(biāo)準(zhǔn)24 mA驅(qū)動(dòng)電流時(shí)，其輸出阻抗大致為13Ω。若傳輸線阻抗Zo＝50Ω，那么應(yīng)該加一個(gè)JJΩ的源端匹配電阻。13Ω＋JjΩ＝46Ω(近似于50Ω，稍微有一點(diǎn)欠阻尼有助于信號(hào)的建立時(shí)間)。
當(dāng)選擇其他傳輸標(biāo)準(zhǔn)和驅(qū)動(dòng)電流時(shí)，匹配阻抗會(huì)有差異。在高速邏輯和電路設(shè)計(jì)時(shí)，對(duì)一些關(guān)鍵的信號(hào)，如時(shí)鐘及控制信號(hào)等建議一定要加源端匹配電阻，如圖1所示為單負(fù)載串行端接。
Xilinx器件的單負(fù)載串行端
圖1 Xilinx器件的單負(fù)載串行端
對(duì)于一點(diǎn)到多點(diǎn)的設(shè)計(jì)，也需分別進(jìn)行匹配處理，可采用如圖2所示的方案。
